Docket No.: 49657-801



**PATENT** 

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Tomohide TERASHIMA

Serial No .:

Group Art Unit:

Filed: September 13, 2000

Examiner:

For: SEMICONDUCTOR DEVICE

# CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Assistant Commissioner for Patents Washington, DC 20231

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. 2000-112174, filed April 13, 2000

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker

Registration No. 26,527

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:klm **Date: September 13, 2000** 

Facsimile: (202) 756-8087

# 日本国特許庁

49657-801 SIPTEMBER 13,2000 TERASHIMA e+4 (.

PATENT OFFICE
JAPANESE GOVERNMENT

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されて、いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

16:907 U.S. PTO 09/661035

出 願 年 月 日 Date of Application:

2000年 4月13日

出 願 番 号 Application Number:

特願2000-112174

三菱電機株式会社

2000年 5月12日

特 許 庁 長 官 Commissioner, Patent Office



### 特2000-112174

【書類名】

特許願

【整理番号】

521991JP01

【提出日】

平成12年 4月13日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/70

H01L 29/78

H01L 21/336

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

寺島 知秀

【特許出願人】

【識別番号】

000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】

深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】

森田 俊雄

【選任した代理人】

【識別番号】

100091409

【弁理士】

【氏名又は名称】

伊藤 英彦

【選任した代理人】

【識別番号】

100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100096792

【弁理士】

【氏名又は名称】 森下 八郎

【手数料の表示】

【予納台帳番号】 008693

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 第1導電型の半導体基板と、

前記半導体基板上に直接接して形成された第2導電型の第1領域と、

前記第1領域の表面およびその近傍に形成された第2導電型の第2領域と、

前記第2領域を周囲から取囲むように、前記第1領域の表面およびその近傍に 形成された第1導電型の第3領域と、

前記第1領域と前記第2領域との間に位置する前記第3領域の表面上に絶縁膜 を介在させて形成された第1電極部と、

前記第2領域に接続された第2電極部と、

前記第3領域と距離を隔てて前記第1領域に接続された第3電極部と、

前記第3電極部と前記第3領域との間の前記第1表面およびその近傍に形成された第1導電型の第4領域と

を備え、

前記第4領域は、電流が流れる方向と交差する方向に沿ってその深さが変化するように形成されている、半導体装置。

【請求項2】 前記第3電極部を周囲から取囲むように前記第1領域の表面 およびその近傍に形成された第1導電型の第5領域を備えた、請求項1記載の半 導体装置。

【請求項3】 第1導電型の半導体基板と、

前記半導体基板上に直接接して形成された第2導電型の第1領域と、

前記第1領域の表面およびその近傍に形成された第2導電型の第2領域と、

前記第2領域を周囲から取囲むように、前記第1領域の表面およびその近傍に 形成された第1導電型の第3領域と、

前記第3領域に接続される第1電極部と、

前記第2領域に接続された第2電極部と、

前記第3領域と距離を隔てて前記第1領域に接続された第3電極部と、

前記第3電極部と前記第3領域との間の前記第1領域の表面およびその近傍に

形成された第1導電型の第4領域と を備え、

前記第4領域は、電流が流れる方向と交差する方向に沿ってその深さが変化するように形成されている、半導体装置。

【請求項4】 前記第4領域が一定の電位に固定されている、請求項1~3 のいずれかに記載の半導体装置。

【請求項5】 前記第4領域は前記第1電極部または前記第2電極部と電気的に接続されている、請求項4記載の半導体装置。

【請求項6】 前記第4領域は離散的に形成され、

各前記第4領域は、オン状態において隣合う前記第4領域からそれぞれ延びる空乏層が互いに繋がる距離を隔てて配置されている、請求項1~5のいずれかに記載の半導体装置。

【請求項7】 前記第1 領域の不純物濃度 $N_D$ 、前記第4 領域の不純物濃度  $N_A$ 、隣接する前記第4 領域間の距離をW、必要耐圧をV、電荷量をq、真空の 誘電率を $\varepsilon$ 、シリコンの比誘電率を $\varepsilon$  ' とし、不純物濃度 $N_A$ は不純物濃度 $N_D$ よりも十分に大きく、実質的に無限大とすると、

$$V > q N_D W^2 / (8 \epsilon \epsilon')$$
 $W < 2 (2 V \epsilon \epsilon' / (q N_D))^{(1/2)}$ 

を満たす、請求項6記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は半導体装置に関し、特に、Double Diffused Metal Oxide Semiconductor (以下、「DMOS」と記す。)トランジスタ等を備えた半導体装置に関するものである。

[0002]

【従来の技術】

大電流をスイッチングするための半導体装置の一例として、DMOSトランジスタを備えた半導体装置について説明する。図31に示すように、p型シリコン

基板101上に、N-型エピタキシャル層102が形成されている。そのN-型エピタキシャル層102の表面およびその近傍に、N+型拡散領域106a~106dが形成されている。そのN+型拡散領域106a、106bを周囲から取囲むように、N-型エピタキシャル層102の表面およびその近傍にP型拡散領域105aが形成されている。また、同様にして、N+型拡散領域106c、106dを周囲から取囲むようにP型拡散領域105bが形成されている。

## [0003]

N+型拡散領域106aとN-型エピタキシャル層102との間に位置するP型拡散領域105aの表面上に絶縁膜を介在させてゲート電極部108aが形成されている。また、N+型拡散領域106cとN-型エピタキシャル層102との間に位置するP型拡散領域105bの表面上およびN+型拡散領域に106bとN-型エピタキシャル層102との間に位置するP型拡散領域105aの表面上に絶縁膜を介在させてゲート電極部108bが形成されている。

## [0004]

N+型拡散領域106a~106dと電気的に接続されるソース電極部109が形成されている。また、N-型エピタキシャル層102の表面には、フィールド分離膜114が形成されている。そのフィールド分離膜114を挟んでゲート電極部108aと反対側には、ドレイン電極110が形成されている。

#### [0005]

ドレイン電極110は、N-型エピタキシャル層102に形成されたN+型拡散層104に電気的に接続されている。p型シリコン基板101とN-型エピタキシャル層102との間には、N+埋込み拡散領域103が形成されている。また、フィールド分離膜114の下には、p型拡散領域107が形成されている。

#### [0006]

次に上述した半導体装置の動作について説明する。ゲート電極部108a、108bに所定の電位を印加することで、P型拡散領域105a、105bにチャネル領域が形成されて、ソース電極部109からN+拡散領域106a、106b、106cを経て矢印に示すようにドレイン電極部110に向かって電流が流れる。

# [0007]

このとき、図32に示すように、P型拡散領域105a、105bとN-型エピタキシャル層102との界面からN-型エピタキシャル層102の側に向かって空乏層(空乏層A)が広がる。また、P型拡散領域107とN-型エピタキシャル層102との開面からN-型エピタキシャル層102の側に向かって空乏層120(空乏層B)が広がる。特に、空乏層Bにより電界の集中が緩和されて耐圧の向上が図られる。従来のDMOSトランジスタを備えた半導体装置は上記のように構成され動作する。

## [0008]

Ñ

## 【発明が解決しようとする課題】

上述したように、P型拡散領域107は、そのP型拡散領域107とN-型エピタキシャル層102との界面からN-型エピタキシャル層102の側に向かって延びる空乏層により電界集中を緩和し耐圧を向上させるために形成されている。ところが、ソース電極部109からドレイン電極部110に向かって電流が流れるオン状態においては、P型拡散領域107によって電流の流れが遮られてしまい、オン抵抗が上昇してしまうという問題点があった。

#### [0009]

図33(a)は、P型拡散領域107を有していない場合のDMOSトランジスタにおける種々のゲート電圧に対するドレイン電流とドレイン電圧との関係を評価したグラフである。図33(b)は、P型拡散領域107を有している場合のDMOSトランジスタにおけるドレイン電流とドレイン電圧との関係を評価したグラフである。

#### [0010]

図33(a)、(b)に示すように、P型拡散領域107を有する場合では、P型拡散領域107を有さない場合と比較して、同じドレイン電圧に対してドレイン電流が低くなっていることがわかる。特に、ドレイン電圧比較的低い場合には、ドレイン電流も低くなっていることがわかる。

#### [0011]

このために、 P型拡散領域 1 0 7 が形成されている場合には、 P型拡散領域 1

0.7が形成されていない場合に比べて、オン状態におけるオン抵抗が約3~5倍程度にまで上昇してしまうという問題があった。

## [0012]

本発明は上記問題点を解決するためになされたものであり、オン状態における電界緩和の効果を低下させることなくオン抵抗の上昇を抑制することができる半 導体装置を提供することを目的とする。

## [0013]

## 【課題を解決するための手段】

本発明に係る半導体装置は、第1導電型の半導体基板と、第2導電型の第1領域と、第2導電型の第2領域と、第1導電型の第3領域と、第1電極部と、第2電極部と、第3電極部と、第4領域とを備えている。第1領域は、半導体基板上に直接接して形成されている。第2領域は第1領域の表面およびその近傍に形成されている。第3領域は、第2領域を周囲から取囲むように第1領域の表面およびその近傍に形成されている。第1電極部は、第1領域と第2領域との間に位置する第3領域の表面上に絶縁膜を介在させて形成されている。第2電極部は第2領域に接続されている。第3電極部は、第3領域と距離を隔てて第1領域に接続されている。第4領域は、第3電極部と第3領域との間の第1表面およびその近傍に形成されている。その第4領域は、電流が流れる方向と交差する方向に沿ってその深さが変化するように形成されている。

#### [0014]

この構成によれば、第1領域、第2領域第3領域および第1電極部を含む、いわゆるMOSトランジスタが構成される。第1電極部に所定の電圧を印加することによって第2電極部から第2領域および第1領域を経て第3電極部へ向かって電流が流れるオン状態となる。このとき、第1領域と第4領域との界面から第1領域の側へ向かって空乏層が延びる。第4領域が電流が流れる方向と交差する方向に沿ってその深さが異なっていることで、空乏層の端部の位置も第4領域の深さに対応して変化するようになる。これにより、電流は、その流れる方向と交差する方向に沿って形成されたより浅いところに位置する空乏層の端部の直下近傍の第1領域を流れることができるようになって、電流の流れを妨げるのを抑制す

ることができる。また、この空乏層によって電界が緩和される。その結果、オン 状態において電界緩和の効果を保持しつつ、オン抵抗の上昇を抑制することがで きる。

## [0015]

好ましくは、第3電極部を周囲から取囲むように第1領域の表面およびその近 傍に第1導電型の第5領域が形成されている。

## [0016]

この場合には、第1領域、第3領域および第5領域を含むバイポーラトランジスタにおいて、第1電極に所定の電圧を印加することによって第3領域に形成されるチャネル領域を介して第1領域に電流が供給される、いわゆる絶縁ゲート型バイポーラトランジスタが形成される。

#### [0017]

本発明に係る半導体装置の他の1つは第1導電型の半導体基板と、第2導電型の第1領域と、第2導電型の第2領域と、第1導電型の第3領域と、第1電極部と、第2電極部と、第3電極部と、第1導電型の第4領域とを備えている。第1領域は半導体基板上に直接接して形成されている。第2領域は第1領域の表面およびその近傍に形成されている。第1電極部は第3領域に接続されている。第2電極部は第2領域に接続されている。第1電極部は第3領域に接続されている。第2電極部は第2領域に接続されている。第3電極部は第3領域と距離を隔てて第1領域に接続されている。第4領域は第3電極部と第3領域との間の第1領域の表面およびその近傍に形成されている。その第4領域は電流が流れる方向と交差する方向に沿ってその深さが変化するように形成されている。

#### [0018]

この構成によれば、第1領域、第2領域および第3領域を含む、いわゆるバイポーラトランジスタが構成される。第3領域に接続された第1電極部に所定の電圧を印加することによって第2電極部から第2領域および第3領域を経て、第1領域を接続された第3電極部へ向かって電流が流れるオン状態となる。このとき、第1領域と第4領域との界面から第1領域の側へ向かって空乏層が延びる。第4領域が電流が流れる方向と交差する方向に沿ってその深さが異なっていること

で、空乏層の端部の位置も第4領域の深さに対応して変化するようになる。これにより、電流は、その流れる方向と交差する方向に沿って形成されたより浅いところに位置する空乏層の端部の直下近傍の第1領域を流れることができるようになって、電流の流れを妨げるのを抑制することができる。また、この空乏層によって電界が緩和される。その結果、オン状態において電界緩和の効果を保持しつつ、オン抵抗の上昇を抑制することができる。

## [0019]

好ましくは、第4領域は一定の電位に固定されている。

この場合には、第4領域の電位の不安定さが解消されて、第4領域と第1領域 との界面から十分に空乏層を延ばすことができて、電界緩和がより確実に行なわ れる。

## [0020]

具体的には、第4領域は第1電極部または第2電極部と電気的に接続されていることで一定の電位に固定される。

## [0021]

また好ましくは、第4領域は離散的に形成され、各第4領域はオン状態では隣合う第4領域からそれぞれ延びる空乏層が互いに繋がる距離をもって隔てられている。

#### [0022]

この場合には、第4領域が連続的に形成されておらず、離散的に形成されている場合であっても、オン状態において隣り合う第4領域からそれぞれ延びる空乏層が互いに繋がることで、電界緩和の効果を保持することができる。しかも、隣接する第4領域からそれぞれ延びる空乏層が互いに繋がった部分では、空乏層の端部がより浅いところに位置して、その端部直下近傍の第1領域を電流が流れることができて、電流の流れを妨げるのを抑制することができる。

## [0023]

具体的に第4領域が離散的に形成される場合には、第1領域の不純物濃度をNA、隣接する第4領域間の距離をW、必要耐圧をV、電荷量をq、真空の誘電率を $\epsilon$ 、シリコンの比誘電率を $\epsilon$  とし、不純物濃度NAは不純物濃度NDよりも十

分に大きく実質的に無限大とすると、次の式

$$V > q N_D W^2 / (8 \epsilon \epsilon')$$

W<2 (2 V  $\epsilon$   $\epsilon$  ' / (q N<sub>D</sub>) ) <sup>(1/2)</sup>

を満たしていることが望ましい。

# [0024]

この場合には、上記関係を満たすように第4領域が形成されていることで、電 界緩和効果を保持しつつ、オン状態におけるオン抵抗の上昇を抑制することがで きる。

#### [0025]

## 【発明の実施の形態】

#### 実施の形態1

本発明の実施の形態1に係るDMOSトランジスタを備えた半導体装置について説明する。図1に示すように、p型シリコン基板1上に、N-型エピタキシャル層2が形成されている。そのp型シリコン基板1とN-型エピタキシャル層2との間にN+埋込み拡散領域3が形成されている。N-型エピタキシャル層2の表面およびその近傍に、第2領域としての、N+拡散領域6a~6dが形成されている。

# [0026]

N+型拡散領域6a、6bを周囲から取囲むように、N-エピタキシャル層2の表面およびその近傍に第3領域としてのp型拡散領域5aが形成されている。同様に、N+型拡散領域6c、6dを周囲から取囲むように、第3領域としてのP型拡散領域5bが形成されている。N+型拡散領域6aとN-型エピタキシャル層2との間に位置するP型拡散領域5aの表面上に、絶縁膜を介在させて第1電極部としてのゲート電極部8aが形成されている。

#### [0027]

また、 $N+型拡散領域6b2N-型エピタキシャル層220間に位置するP型拡散領域5aの表面上および<math>N+型拡散領域6c2N-型エピタキシャル層220間に位置するP型拡散領域5bの表面上に絶縁膜を介在させて、第1電極としてのゲート電極部8bが形成されている。<math>N+型拡散領域6a\sim6d$ に電気的に

#### 特2000-112174

接続される第2電極部としてのソース電極9が形成されている。

## [0028]

なお、N+型拡散領域6aとN+型拡散領域6bとの間に形成された領域は、 p+型領域(参照番号なし)であり、したがって、N+型拡散領域6a、6bと P型拡散領域5aとは、ソース電極9を介して同電位に固定されている。

## [0029]

N-型エピタキシャル層2の表面およびその近傍にフィールド分離膜14が形成されている。そのフィールド分離膜14を挟んでゲート電極部8aと反対側にドレイン電極10が形成されている。そのドレイン電極10はN-型エピタキシャル層2に形成されたN+型拡散層4に電気的に接続されている。

## [0030]

フィールド分離膜14下のソース電極9とドレイン電極10との間には、第4 領域としてのP型拡散領域7が離散的に形成されている。なお、このP型拡散領 域7は、後述するように、電流が流れる方向と交差する方向に沿って所定の間隔 を隔てて形成されている。また、P型拡散領域7は、DMOSトランジスタが形 成される領域を取囲むように形成されている。

#### [0031]

この半導体装置においては、複数のDMOSトランジスタのうちの1つが、たとえば、N+型拡散領域6a、N-型エピタキシャル層2、P型拡散領域5aおよびゲート電極部8aを含んで構成される。

#### [0032]

次に、上述した半導体装置の動作について説明する。ゲート電極部8a、8b に所定の電圧を印加することにより、P型拡散領域5a、5bにそれぞれチャネ ル領域が形成される。これにより、ソース電極9およびN+型拡散領域6a~6 dからこのチャネル領域およびN-型エピタキシャル層2を経て、ドレイン電極 10へ向かって電流が流れる。これにより、オン状態となる。

## [0033]

このとき、図2に示すように、P型拡散領域5a、5bとN-型エピタキシャル層2との界面からN-型エピタキシャル層2の側に向かって空乏層Aが延びる

とともに、P型拡散領域7とN-型エピタキシャル層2との界面からN-型エピタキシャル層2の側に向かって空乏層Bが延びる。

## [0034]

P型拡散領域7が所定の間隔を隔てて離散的に形成されていることで、図3に示すように、隣合うP型拡散領域7からそれぞれ延びる空乏層Bが互いに繋がった状態になる。空乏層Bが互いに繋がった空乏層端21では、その位置が他の空 乏層端の位置よりも浅いところに位置している。

## [0035]

オン状態では、電流がこの空乏層端21直下近傍のN-型エピタキシャル層2の部分22を流れることができるようになり、電流の流れを妨げることを抑制することができる。しかも、P型拡散領域7とN-型エピタキシャル層2との界面から延びる空乏層Bによって電界緩和効果を保持することができる。

## [0036]

このように、電界緩和効果を保持しつつ、オン状態におけるオン抵抗の上昇を抑制するためには、P型拡散領域7はソース電極9からドレイン電極10へ向かって電流が流れる方向と交差する方向に所定の間隔を隔てて離散的に形成されている必要があり、次の条件が必要とされる。

#### [0037]

すなわち、N-型エピタキシャル層 2 の不純物濃度を $N_D$ 、P型拡散領域 7 の不純物濃度を $N_A$ 、隣接する P型拡散領域 7 間の距離をW、必要耐圧をV、電荷量を Q、真空の誘電率を  $\varepsilon$ 、シリコンの比誘電率を  $\varepsilon$  'とし、P型拡散領域 7 の不純物濃度  $N_A$ は N-型エピタキシャル層 2 の不純物濃度  $N_D$ よりも十分に大きく、実質的に無限大とすると、次の式

$$V > q N_D W^2 / (8 \epsilon \epsilon')$$
  
 $W < 2 (2 V \epsilon \epsilon' / (q N_D))^{(1/2)}$ 

を満たしていることが必要とされる。図3に示すように、隣接するP型拡散領域7間の距離Wが上記関係を満足することで、電界緩和の効果を保持しつつオン状態におけるオン抵抗の上昇を抑制することができる。

#### [0038]

たとえば、比抵抗 1.  $6 \Omega$  c m の N -型エピタキシャル層 2 を形成する場合、その不純物濃度は  $3 \times 10^{15}$  / c m  $^3$ である。このとき、耐圧 60 V の素子を作る場合、隣接する P 型拡散領域 7 間の距離W を  $8 \mu$  m とすると、耐圧は約 37 V となる。

## [0039]

なお、P型拡散領域7としては、図1に示すように、平面形状が実質的に円形のものを例に挙げたが、この他に、図4に示すように、長さaと長さbとを有する矩形状のものを適用してもよい。

## [0040]

次に、上述した半導体装置の製造方法の一例について説明する。まず図5に示すように、p型シリコン基板1にn型の不純物を注入して熱処理を施して、そのp型シリコン基板1上にエピタキシャル成長法によりN-型エピタキシャル層2を形成するとともに、N+型埋込み拡散領域3を形成する。次に、N-型エピタキシャル層2の所定の領域に、N+型拡散層4を形成する。

# [0041]

N-型エピタキシャル層 2上に下敷き酸化膜 5 1 を形成する。その下敷き酸化膜 5 1上にシリコン窒化膜 5 2を形成する。そのシリコン窒化膜 5 2上にフォトレジスト 5 3を形成する。そのフォトレジスト 5 3をマスクとして、シリコン窒化膜 5 2にエッチングを施して下敷き酸化膜 5 1 の表面を露出する。さらに、フォトレジスト 5 3をマスクとしてn型の不純物をイオン注入法により注入することにより、nウェルとなるn型領域 5 4 a を形成する。

#### [0042]

なお、図5において、CMOSトランジスタが形成される領域をCMOS領域Aとし、DMOSトランジスタが形成される領域をDMOS領域Bとしている。

## [0043]

次に、図6に示すように、熱酸化法によりアイランド酸化膜56を形成する。 そして、N-型エピタキシャル層2上にフォトレジスト55を形成する。そのフォトレジスト55をマスクとして、DMOS領域BにP型拡散領域となるp型領域7aを形成する。また、CMOS領域にpウェルとなるp型領域57aを形成 する。

## [0044]

次に、図7に示すように、アイランド酸化膜56を除去するとともに所定の熱処理を施すことにより、DMOS領域BにP型拡散領域7を形成する。また、CMOS領域Aにnウェル54およびpウェル57をそれぞれ形成する。次に、図8に示すように、素子を互いに電気的に絶縁するための所定のフィールド分離膜14を形成する。

## [0045]

次に、図9に示すように、N-型エピタキシャル層2上にゲート酸化膜となるシリコン酸化膜を介在させてポリシリコン膜(図示せず)を形成する。そのポリシリコン膜上にフォトレジスト60を形成する。そのフォトレジスト60をマスクとしてポリシリコン膜およびシリコン酸化膜に異方性エッチングを施すことにより、ゲート酸化膜58a~58eおよびポリシリコンゲート電極59a~59eをそれぞれ含むゲート電極部8a~8eをそれぞれ形成する。

# [0046]

次に、図10に示すように、N-型エピタキシャル層2上にフォトレジスト61を形成する。そのフォトレジスト61をマスクとしてイオン注入法によりボロンを注入することにより、P型拡散領域5a、5bをそれぞれ形成する。その後、フォトレジスト60,61を除去する。

#### [0047]

次に、図11に示すように、N-型エピタキシャル層2上にフォトレジスト62を形成する。そのフォトレジスト62をマスクとしてイオン注入法により砒素を注入することで、N+型拡散領域6 $a\sim6$ dおよびN+型ソース・ドレイン領域63a、63bをそれぞれ形成する。次に、図12に示すように、フォトレジスト64を形成する。そのフォトレジスト64をマスクとして、イオン注入法によりボロンを注入することにより、P+型ソース・ドレイン領域65a、65bをそれぞれ形成する。

#### [0048]

次に、図13に示すように、ゲート電極部8a~8eを覆うように、N-型エ

ピタキシャル層 2上に、層間絶縁膜としてのシリコン酸化膜 2 0 を形成する。そのシリコン酸化膜 2 0 に所定のコンタクトホール(図示せず)を形成する。そのコンタクトホールを埋めるようにシリコン酸化膜 2 0 上に所定の金属膜(図示せず)を形成する。

# [0049]

その金属膜に所定の写真製版および加工を施すことにより、N+型拡散層4に電気的に接続されるドレイン電極10を形成する。N+型拡散領域6a~6dに電気的に接続されるソース電極9を形成する。N+型ソース・ドレイン領域63a、63bに電気的に接続されるソース・ドレイン電極66a、66bをそれぞれ形成する。P+型ソース・ドレイン領域65a、65bに電気的に接続されるソース・ドレイン電極67a、67bをそれぞれ形成する。

## [0050]

以上のようにして、CMOS領域Aにはnチャネルおよびpチャネル型のMO Sトランジスタが形成され、DMOS領域Bには、DMOSトランジスタが形成 されて、半導体装置の主要部分が完成する。

## [0051]

特に、上述した製造方法においては、図6に示す工程において、離散的に形成されるP型拡散領域7となるp型領域7aは、最終的なプロセスを経た後に上述した関係式を満たす所定の間隔Wを有するよう形成される必要がある。このため、p型領域7aは予め熱処理に伴う不純物の拡散長を考慮して間隔Wよりも広い間隔をもって形成される。

#### [0052]

#### 実施の形態 2

次に、本発明の実施の形態2に係る半導体装置について説明する。実施の形態1における半導体装置では、P型拡散領域7は電流が流れる方向と交差する方向に離散的に形成されていた。本実施の形態におけるP型拡散領域7は、図14および図15に示すように、電流が流れる方向と交差する方向に連続的に形成されているが、そのP型拡散領域7の深さが異なっている。なお、これ以外の部分については実施の形態1において説明した図1に示す半導体装置と同様の構成なの

で、同一部材には同一符号を付しその説明を省略する。

## [0053]

上述した半導体装置においては、図15に示すように、P型拡散領域7の深さが電流が流れる方向と交差する方向に沿って異なっている。オン状態においては、P型拡散領域7とN-型エピタキシャル層2との界面からN-型エピタキシャル層2の側に向かって空乏層Bが延びる。P型拡散領域7が電流が流れる方向と交差する方向に沿ってその深さが異なっていることで、空乏層の端部の位置も、P型拡散領域7の深さに対応して変化するようになる。

#### [0054]

これにより、電流は、その流れる方向と交差する方向に沿って形成されたより 浅いところに位置する空乏層Bの端部21の直下近傍のN-型エピタキシャル層 2の部分22を流れることができるようになって、電流の流れを妨げるのを抑制 することができる。しかも、P型拡散領域7とN-型エピタキシャル層2との界 面から延びる空乏層Bにより電界緩和の効果が保持される。その結果、電界緩和 の効果を保持しつつオン状態におけるオン抵抗の上昇を抑制することができる。

## [0055]

この半導体装置の製造方法は、実施の形態1において説明した製造方法と基本的に同じである。特に、この半導体装置におけるP型拡散領域7は、電流が流れる方向と交差する方向に沿って連続的に、しかも、その深さが変化するように形成されている。

#### [0056]

したがって、この半導体装置を製造する際には、図16に示された、P型拡散 領域となるp型領域7bを形成する工程において、隣接するp型領域7bが、最 終的に図15に示すようにその表面およびその近傍が繋がるようなパターンに形 成される必要がある。

# [0057]

#### 実施の形態3

本発明の実施の形態3に係る半導体装置について説明する。本実施の形態に係る半導体装置は、図17に示すように、P型拡散領域7が、フィールド分離膜1

#### 特2000-112174

4.の端部に沿って形成されている。このP型拡散領域7は実施の形態1における 半導体装置と同様に離散的に形成されているが、実施の形態2における半導体装置のように連続的にしかもその深さが変化するように形成されていてもよい。なお、これ以外の構成については、実施の形態1において説明した半導体装置と同様なので同一部材には同一符号を付しその説明を省略する。

## [0058]

上述した半導体装置においても、オン状態において隣接するP型拡散領域7とN-型エピタキシャル層2との界面からN-型エピタキシャル層2の側に向かって空乏層が延びる。隣合うP型拡散領域7からそれぞれ延びる空乏層が互いに繋がった空乏層端では、その位置が他の空乏層端の位置よりもより浅いところに位置している。

## [0059]

これにより、オン状態では電流がその空乏層端直下近傍のN-型エピタキシャル層2の部分を流れることができるようになり、電流の流れを妨げるのを抑制することができる。その結果、電界緩和の効果を保持しつつ、オン状態におけるオン抵抗の上昇を抑制することができる。

# [0060]

さらに、この半導体装置では、P型拡散領域7がフィールド分離膜14の端部に沿って形成されている。フィールド分離膜14の端部近傍の領域は一般に電界が集中しやすい。このような、電界が集中しやすい領域にP型拡散領域7を形成することで、その電界を効果的に緩和することができる。

#### [0061]

フィールド分離膜14の端部に沿って位置するP型拡散領域7は、フィールド酸化を行なう前に予めボロンを注入することによって自己整合的に形成することができる。

#### [0062]

次に、そのような製造方法の一例について説明する。まず、実施の形態1において説明した図6に示す工程では、ボロンを注入することによりpウェルとなるp型領域57aが同時に形成された。

# [0063]

本実施の形態における半導体装置では、図18に示すように、p型領域を形成せずに、pウェルとなるp型領域57aのみを形成する。次に、図19に示すように、アイランド酸化膜56を除去し、所定の熱処理を施すことによりnウェル54およびpウェル57をそれぞれ形成する。N-型エピタキシャル層2上に熱酸化膜68を形成する。

## [0064]

その熱酸化膜68上にシリコン窒化膜69を形成する。そのシリコン窒化膜69上にフォトレジスト70を形成する。そのフォトレジスト70をマスクとしてシリコン窒化膜69にエッチングを施して、熱酸化膜68の表面を露出する。さらにフォトレジスト71を形成する。

## [0065]

そのフォトレジスト71、70をマスクとして、イオン注入法によりボロンを 注入することにより、フィールド分離膜(図示せず)が形成される領域の端部に 自己整合的にP型拡散領域7となるp型領域7cが形成される。その後、フォト レジスト70、71を除去する。

#### [0066]

次に、図20に示すように、所定の熱処理を施すことによりフィールド分離膜 14を形成する。次に、図21に示すように、ゲート酸化膜58a~58eおよびポリシリコンゲート電極59a~59eをそれぞれ含むゲート電極部8a~8eをそれぞれ形成する。その後、実施の形態1において説明した図10から図13に示す工程と同様の工程を経ることにより、図17に示す半導体装置が完成する。

#### [0067]

このように、フィールド分離膜を形成する前の下地のパターンを利用することで、フィールド分離膜14の端部に沿って位置するP型拡散領域7を自己整合的に容易に形成することができる。

#### [0068]

実施の形態4

#### 特2000-112174

実施の形態 1~3 においてそれぞれ説明した半導体装置では、P型拡散領域 7 はフィールド分離膜の下方のN-型エピタキシャル層 2 に形成され、電気的にはフローティングの状態であった。

## [0069]

本発明の実施の形態4に係る半導体装置では、一定の電位に固定されたP型拡 散領域を有する半導体装置について説明する。P型拡散領域をフィールド分離膜 の下方に形成したのでは一定の電位に固定することができないため、本半導体装 置では、図22に示すように、P型拡散領域7はN-型エピタキシャル層2の表 面およびその近傍に離散的に形成されている。

## [0070]

この半導体装置では、各P型拡散領域7はソース電位に固定されている。特に、図23に示すように、各P型拡散領域7は、シリコン酸化膜20に各P型拡散領域7の表面を露出するように形成されたコンタクトホール15を介してソース電極9と電気的に接続されている。なお、これ以外の構成については実施の形態1において説明した図1に示す半導体装置と同様なので、同一部材には同一符号を付し、その説明を省略する。

#### [0071]

本実施の形態に係る半導体装置では、実施の形態1において説明した効果に加えて次のような効果が得られる。P型拡散領域7が電気的にフローティングの場合では、逆バイアス時にはある程度P型拡散領域の電位が上昇するため、P型拡散領域7とN-型エピタキシャル層2とに加わる逆バイアスが小さくなる結果、隣接するP型拡散領域7間の空乏化が起こりにくくなることがある。また、P型拡散領域7がフローティングの場合には、電位の不安定さが存在する。

#### [0072]

そこで、P型拡散領域7をソース電位に固定することで隣接するP型拡散領域間に空乏層が確実に形成されて、電界緩和の効果を確実に保持しつつ、オン状態におけるオン抵抗の上昇を抑制することができる。

#### [0073]

なお、この半導体装置では、上述したように、P型拡散領域7がフィールド分

離膜14の下方にではなくN-型エピタキシャル層2の表面およびその近傍に形成されている。したがって、実施の形態1において説明した半導体装置とは、P型拡散領域の配置が異なるだけであって、基本的な製造方法は実施の形態1において説明した方法と同様である。

## [0074]

#### 実施の形態5

次に、実施の形態5に係る半導体装置として、実施の形態4において説明した 半導体装置よりもオン状態においてより多くの電流を流すことで、オン抵抗の低 減が図られる半導体装置について説明する。

## [0075]

図24に示すように、N-型エピタキシャル層2の表面およびその近傍にN+型拡散領域6eが形成されている。そのN+型拡散領域6eを周囲から取囲むようにP型拡散領域5cが形成されている。N+型拡散領域6eとN-型エピタキシャル層2との間に位置するP型拡散領域5c上にゲート酸化膜を介在させてゲート電極部8aが形成されている。N+型拡散領域6eに隣接してp+型領域23が形成されており、したがって、P型拡散領域5cとN+型拡散領域6eとは、ソース電極9を介して電気的に同電位に固定されている。

## [0076]

また、図25に示すように、離散的に形成されたP型拡散領域7の表面を露出するように、コンタクト溝16がシリコン酸化膜20に形成されている。ソース電極9は、このコンタクト溝16を介して各P型拡散領域7と電気的に接続されている。なお、これ以外の構成については、実施の形態4において説明した図22に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。

## [0077]

上述した半導体装置においては、実施の形態4において説明した効果に加えて、次のような効果が得られる。この半導体装置では、P型拡散領域5 a、5 b およびN+型拡散領域6 a ~ 6 d に加えて、P型拡散領域5 c およびN+型拡散領域6 e が形成されている。ゲート電極部8 a が、そのN+型拡散領域6 e とN-

型エピタキシャル層 2 との間に位置する P型拡散領域 5 c の表面上に形成されている。

## [0078]

これにより、N+型拡散領域6a~6cとN-型エピタキシャル層2との間にそれぞれ位置するP型拡散領域5a、5bに形成されるチャネル領域に加えて、N+型拡散領域6eとN-型エピタキシャル層2との間に位置するP型拡散領域5cにもチャネル領域が形成されることで、実施の形態4において説明した半導体装置に比べてオン状態においてより多くの電流を流すことができる。その結果、DMOSトランジスタにおけるチャネル幅を増やすことができて、オン状態におけるオン抵抗をより低減することができる。

## [0079]

なお、この半導体装置では、実施の形態1において説明した半導体装置とはN +型拡散領域やP型拡散領域等のパターンが異なるだけであって、この半導体装置の製造方法も、基本的には実施の形態1において説明した半導体装置の製造方法と同じである。

# [0080]

#### 実施の形態 6

本発明の実施の形態6に係る半導体装置として、バイポーラトランジスタを有する半導体装置について説明する。図26に示すように、Nー型エピタキシャル層2の表面およびその近傍にN+型拡散領域6が形成されている。そのN+型拡散領域6を周囲から取囲むように、Nー型エピタキシャル層2の表面およびその近傍にP型拡散領域5が形成されている。このN+型拡散領域6がエミッタ領域となり、P型拡散領域5がベース領域となり、Nー型エピタキシャル層2がコレクタ領域となる。

#### [0081]

N+型拡散領域6に電気的に接続されるエミッタ電極11が形成されている。 P型拡散領域5に電気的に接続されるベース電極12が形成されている。なお、ベース電極12とP型拡散領域5との間にはコンタクト抵抗を低減するためのp+領域24が形成されている。N+型拡散層4に電気的に接続されるコレクタ電 極13が形成されている。そして、実施の形態1において説明したように、P型拡散領域7がオン状態において電流が流れる方向と交差する方向に沿って離散的に形成されている。

## [0082]

N-型エピタキシャル層 2上に形成されたシリコン酸化膜 20には、図 27に示すように、離散的に形成された P型拡散領域 7の表面を露出するコンタクト溝 18が形成されている。また、N+型拡散領域 6の表面を露出するコンタクト溝 17が形成されている。

## [0083]

各P型拡散領域7は、コンタクト溝18を埋めるように形成されたベース電極12によって互いに電気的に接続されている。また、エミッタ電極11は、コンタクト溝17を埋めるように形成されている。なお、これ以外の構成については実施の形態1において説明した図1に示す半導体装置と同様なので同一部材には同一符号を付しその説明を省略する。

# [0084]

次に、上述した半導体装置の動作について説明する。ベース電極12に所定の電圧を印加することで、エミッタ電極11からコレクタ電極13へ向かって電流が流れてオン状態となる。このとき、P型拡散領域7とN-型エピタキシャル層2との界面からN-型エピタキシャル層2の側に向かって空乏層が延びる。

#### [0085]

P型拡散領域7が所定の間隔を隔てて離散的に形成されていることで、隣合う P型拡散領域7からそれぞれ延びる空乏層が互いに繋がった状態になる。空乏層 が互いに繋がった空乏層端21では、実施の形態1において説明した図3に示す ように、その位置が他の空乏層端の位置よりも浅いところに位置しており、電流 がこの空乏層端21直下近傍のN-型エピタキシャル層2の部分22を流れるこ とができるようになる。

#### [0086]

これにより、電流の流れを妨げることを抑制することができる。しかも、P型拡散領域7とN-型エピタキシャル層2との界面から延びる空乏層によって電界

緩和効果を保持することができる。

## [0087]

なお、この半導体装置では、実施の形態1において説明した半導体装置とはN +型拡散領域やP型拡散領域等のパターンが異なるだけであって、この半導体装置の製造方法も、基本的には実施の形態1において説明した半導体装置の製造方法と同じである。

#### [0088]

#### 実施の形態7

本発明の実施の形態7に係る半導体装置について説明する。図28に示すように、本実施の形態に係る半導体装置では、N+型埋込み拡散領域とN+型拡散層4が形成されていない点を除けば、実施の形態5において説明した図24に示す半導体装置と同様の構造である。したがって、同一部材には同一符号を付しその説明を省略する。

# [0089]

この半導体装置では、実施の形態5において説明した半導体装置によって得られる効果に加えて、次のような効果が得られる。オン状態において、N-型エピタキシャル層2とP型拡散領域5a~5cとの界面からN-型エピタキシャル層2の側に向かって空乏層(空乏層C)が延びる。

#### [0090]

このとき、N-型エピタキシャル層 2 と p 型シリコン基板 1 との界面からもN-型エピタキシャル層 2 の側に向かって空乏層(空乏層 D)が延びる。この空乏層 Dが延びることによって、空乏層 Cがさらに延びやすくなる。これにより、N-型エピタキシャル層 2 の表面における電界が、Resurf(Reduced SURface Field)効果により緩和される。その結果、半導体装置の耐圧をより向上することができる。

## [0091]

なお、この半導体装置では、N+型埋込み拡散領域3が形成されていないことで、P型拡散領域7とp型シリコン基板1との間の抵抗(JFET抵抗)が上昇することが想定される。しかしながら、この半導体装置では、P型拡散領域7が

離散的に形成されていることで、過度のJFET抵抗の上昇が抑制されて半導体 装置のオン状態におけるオン抵抗を下げることができる。

## [0092]

また、この半導体装置では、実施の形態1において説明した半導体装置とはN +型拡散領域やP型拡散領域等のパターンが異なるだけであって、この半導体装置の製造方法も、基本的には実施の形態1において説明した半導体装置の製造方法と同じである。

# [0093]

## 実施の形態8

本発明の実施の形態8に係る半導体装置について説明する。図29に示すように、本実施の形態に係る半導体装置では、N+型埋込み拡散領域3とN+型拡散層4が形成されていない点を除けば、実施の形態6において説明した図26に示す半導体装置と同様の構造である。したがって、同一部材には同一符号を付しその説明を省略する。

## [0094]

この半導体装置では、実施の形態6において説明した半導体装置によって得られる効果に加えて次のような効果が得られる。すなわち、実施の形態7において説明した半導体装置と同様に、オン状態において、Nー型エピタキシャル層2とP型拡散領域5a~5cとの界面からNー型エピタキシャル層2の側に向かって空乏層(空乏層C)が延びるとともに、Nー型エピタキシャル層2とp型シリコン基板1との界面からもNー型エピタキシャル層2の側に向かって空乏層(空乏層D)が延びる。

#### [0095]

この空乏層Dが延びることによって、空乏層Cがさらに延びやすくなる。これにより、N-型エピタキシャル層2の表面における電界が、Resurf効果により緩和される。その結果、半導体装置の耐圧をより向上することができる。

#### [0096]

また、P型拡散領域7が離散的に形成されていることで、過度のJFET抵抗 の上昇が抑制されてNPNトランジスタのオン状態におけるオン抵抗を下げるこ とができる。

## [0097]

なお、この半導体装置でも、実施の形態1において説明した半導体装置とはN +型拡散領域やP型拡散領域等のパターンが異なるだけであって、この半導体装置の製造方法も、基本的には実施の形態1において説明した半導体装置の製造方法と同じである。

## [0098]

#### 実施の形態9

本発明の実施の形態9に係る半導体装置として、ゲート絶縁型バイポーラトランジスタ (Insulated Gate Bipolar Transistor、以下「IGBT」と記す)を有する半導体装置について説明する。

#### [0099]

図30に示すように、N-型エピタキシャル層2の表面およびその近傍にN+型拡散領域6a~6dが形成されている。そのN+型拡散領域6a、6bを周囲から取囲むように、N-型エピタキシャル層2の表面およびその近傍にP型拡散領域5aが形成されている。また、そのN+型拡散領域6c、6dを周囲から取囲むように、N-型エピタキシャル層2の表面およびその近傍にP型拡散領域5bが形成されている。

#### [0100]

さらに、P型拡散領域5 a 等と距離を隔てて、N - 型エピタキシャル層2の表面およびその近傍にp + 型領域1 9 が形成されている。このp + 型拡散領域1 9 がコレクタ領域となり、P型拡散領域5 a 等がエミッタ領域となり、N - 型エピタキシャル層2がベース領域となる。p + 型拡散領域1 9 に電気的にコレクタ電極1 3 が接続されている。P型拡散領域5 a 等に電気的にエミッタ電極1 1 が接続されている。

## [0101]

このトランジスタでは、ベース電流がゲート電極8a、8bに所定の電圧を印加することによってP型拡散領域5a、5bに形成されるチャネル領域を介して供給されることになる。このようなトランジスタは、特にIGBTと呼ばれてい

る。なお、これ以外の構成については実施の形態1において説明した図1に示す 半導体装置と同様なので同一部材には同一符号を付しその説明を省略する。

## [0102]

この半導体装置においては、上述したように、P型拡散領域5a、5bに形成されたチャネル領域を介してN+型拡散領域6a~6dからN-型エピタキシャル層2へ向かって電子電流が流れる。一方、コレクタ電極13が接続されたp+領域19からN-型エピタキシャル層2へ向かって正孔が流れる。

## [0103]

このようにして、エミッタ電極11とコレクタ電極13との間に電流が流れる オン状態が実現する。このとき、P型拡散領域7とN-型エピタキシャル層2と の界面からN-型エピタキシャル層2の側に向かって空乏層が延びる。

#### [0104]

P型拡散領域7が所定の間隔を隔てて離散的に形成されていることで、実施の 形態1において説明した図3に示すように、隣合うP型拡散領域7からそれぞれ 延びる空乏層が互いに繋がった状態になる。空乏層が互いに繋がった空乏層端2 1では、その位置が他の空乏層端の位置よりも浅いところに位置している。

#### [0105]

オン状態では、電子電流がこの空乏層端21直下近傍のNー型エピタキシャル層2の部分22を流れることができるようになり、PNP型のトランジスタとしての動作電流が大きくなる。その結果、IGBTのオン状態におけるオン抵抗を低減することができる。しかも、P型拡散領域7とNー型エピタキシャル層2との界面から延びる空乏層によって電界緩和効果を保持することができる。

#### [0106]

なお、実施の形態3~9では、P型拡散領域7として、所定の間隔を隔てて離散的に形成されている場合を例に挙げて説明したが、実施の形態2において説明した図14に示す半導体装置と同様に、電流が流れる方向と交差する方向に沿って連続的に形成され、しかも、その深さが異なっているP型拡散領域を形成しても同様の効果を得ることができる。

#### [0107]

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

# [0108]

## 【発明の効果】

本発明に係る半導体装置の1つによれば、第1領域、第2領域第3領域および第1電極部を含む、いわゆるMOSトランジスタが構成される。第1電極部に所定の電圧を印加することによって第2電極部から第2領域および第1領域を経て第3電極部へ向かって電流が流れるオン状態において、第1領域と第4領域との界面から第1領域の側へ向かって空乏層が延びる。第4領域が電流が流れる方向と交差する方向に沿ってその深さが異なっていることで、空乏層の端部の位置も第4領域の深さに対応して変化するようになる。これにより、電流は、その流れる方向と交差する方向に沿って形成されたより浅いところに位置する空乏層の端部の直下近傍の第1領域を流れることができるようになって、電流の流れを妨げるのを抑制することができる。また、この空乏層によって電界が緩和される。その結果、オン状態において電界緩和の効果を保持しつつ、オン抵抗の上昇を抑制することができる。

## [0109]

好ましくは、第3電極部を周囲から取囲むように第1領域の表面およびその近傍に第1導電型の第5領域が形成されていることで、第1領域、第3領域および第5領域を含むバイポーラトランジスタにおいて、第1電極に所定の電圧を印加することによって第3領域に形成されるチャネル領域を介して第1領域に電流が供給される、いわゆる絶縁ゲート型バイポーラトランジスタが形成される。

## [0110]

本発明に係る半導体装置の他の1つによれば、第1領域、第2領域および第3 領域を含む、いわゆるバイポーラトランジスタが構成される。第3領域に接続さ れた第1電極部に所定の電圧を印加することによって第2電極部から第2領域お よび第3領域を経て、第1領域を接続された第3電極部へ向かって電流が流れる オン状態において、第1領域と第4領域との界面から第1領域の側へ向かって空 乏層が延びる。第4領域が電流が流れる方向と交差する方向に沿ってその深さが 異なっていることで、空乏層の端部の位置も第4領域の深さに対応して変化する ようになる。これにより、電流は、その流れる方向と交差する方向に沿って形成 されたより浅いところに位置する空乏層の端部の直下近傍の第1領域を流れるこ とができるようになって、電流の流れを妨げるのを抑制することができる。また 、この空乏層によって電界が緩和される。その結果、オン状態において電界緩和 の効果を保持しつつ、オン抵抗の上昇を抑制することができる。

## [0111]

好ましくは、第4領域は一定の電位に固定されていることで、第4領域の電位 の不安定さが解消されて、第4領域と第1領域との界面から十分に空乏層を延ば すことができて、電界緩和がより確実に行なわれる。

## [0112]

具体的には、第4領域は第1電極部または第2電極部と電気的に接続されていることで一定の電位に固定される。

# [0113]

また好ましくは、第4領域は離散的に形成され、各第4領域はオン状態では隣合う第4領域からそれぞれ延びる空乏層が互いに繋がる距離をもって隔てられていることで、オン状態において隣り合う第4領域からそれぞれ延びる空乏層が互いに繋がって電界緩和の効果を保持することができる。しかも、隣接する第4領域からそれぞれ延びる空乏層が互いに繋がった部分では、空乏層の端部がより浅いところに位置して、その端部直下近傍の第1領域を電流が流れることができて、電流の流れを妨げるのを抑制することができる。

#### [0114]

具体的に第4領域が離散的に形成される場合には、第1領域の不純物濃度をN $_A$ 、隣接する第4領域間の距離をW、必要耐圧を $_V$ 、電荷量を $_R$ 、真空の誘電率を $_R$ 、シリコンの比誘電率を $_R$ が、とし、不純物濃度 $_R$ は不純物濃度 $_R$ が、 $_R$ 

$$V > q N_D W^2 / (8 \epsilon \epsilon')$$

W<2,  $(2V\epsilon\epsilon'/(qN_D))^{(1/2)}$ を満たしていることが望ましい。

## 【図面の簡単な説明】

- 【図1】 本発明の実施の形態1に係る半導体装置の断面斜視図である。
- 【図2】 同実施の形態において、オン状態における電流の流れを示す断面 斜視図である。
- 【図3】 同実施の形態において、図1に示す断面線IIIーIIIにおける部分拡大断面図である。
- 【図4】 同実施の形態において、P型拡散領域の他の平面パターンを示す 図である。
- 【図5】 同実施の形態における半導体装置の製造方法の1工程を示す断面 図である。
- 【図6】 同実施の形態において、図5に示す工程の後に行なわれる工程を 示す断面図である。
- 【図7】 同実施の形態において、図6に示す工程の後に行なわれる工程を 示す断面図である。
- 【図8】 同実施の形態において、図7に示す工程の後に行なわれる工程を 示す断面図である。
- 【図9】 同実施の形態において、図8に示す工程の後に行なわれる工程を示す断面図である。
- 【図10】 同実施の形態において、図9に示す工程の後に行なわれる工程を示す断面図である。
- 【図11】 同実施の形態において、図10に示す工程の後に行なわれる工程を示す断面図である。
- 【図12】 同実施の形態において、図11に示す工程の後に行なわれる工程を示す断面図である。
- 【図13】 同実施の形態において、図12に示す工程の後に行なわれる工程を示す断面図である。
  - 【図14】 本発明の実施の形態2に係る半導体装置の断面斜視図である。



- 【図15】 同実施の形態において、図14に示す断面線XXV-XXVにおける部分拡大断面図である。
- 【図16】 同実施の形態における半導体装置の製造方法の1工程を示す断面図である。
  - 【図17】 本発明の実施の形態3に係る半導体装置の断面斜視図である。
- 【図18】 同実施の形態における半導体装置の製造方法の1工程を示す断面図である。
- 【図19】 同実施の形態において、図18に示す工程の後に行なわれる工程を示す断面図である。
- 【図20】 同実施の形態において、図19に示す工程の後に行なわれる工程を示す断面図である。
- 【図21】 同実施の形態において、図20に示す工程の後に行なわれる工程を示す断面図である。
  - 【図22】 本発明の実施の形態4に係る半導体装置の断面斜視図である。
- 【図23】 同実施の形態において、図22に示す半導体装置のP型拡散領域周辺の部分拡大断面斜視図である。
  - 【図24】 本発明の実施の形態5に係る半導体装置の断面斜視図である。
- 【図25】 同実施の形態において、図24に示す半導体装置のP型拡散領域周辺の部分拡大断面斜視図である。
  - 【図26】 本発明の実施の形態6に係る半導体装置の断面斜視図である。
- 【図27】 同実施の形態において、図26に示す半導体装置のP型拡散領域周辺の部分拡大断面斜視図である。
  - 【図28】 本発明の実施の形態7に係る半導体装置の断面斜視図である。
  - 【図29】 本発明の実施の形態8に係る半導体装置の断面斜視図である。
  - 【図30】 本発明の実施の形態9に係る半導体装置の断面斜視図である。
  - 【図31】 従来の半導体装置の断面斜視図である。
- 【図32】 図31に示す半導体装置の動作を説明するための断面斜視図である。
  - 【図33】 従来の半導体装置におけるドレイン電流とドレイン電圧との関

#### 特2000-112174

係を示すグラフであり、(a)はP型拡散領域がない場合における関係を示し、(b)はP型拡散領域が形成された場合の関係を示す図である。


# 【符号の説明】

1 p型シリコン基板、2 N-型エピタキシャル層、3 N+型埋込み拡散 領域、4 N+型拡散層、5 a~5 c P型拡散領域、6 a~6 d N+型拡散 領域、7 P型拡散領域、7 a~7 c p型領域、8 a~8 e ゲート電極部、9 ソース電極、10 ドレイン電極、11 エミッタ電極、12 ベース電極、13 コレクタ電極、14 フィールド分離膜、15 コンタクトホール、16~18 コンタクト溝、19 p+型領域、20 シリコン酸化膜、21 空乏層端、22 原料経路、23、24 p+型領域、51 下敷き酸化膜、52シリコン窒化膜、53、55、60、61、62、64、70、71 フォトレジスト、54 nウェル、54a n型領域、56 アイランド酸化膜、57 pウェル、57a p型領域、7a p型領域、58 ゲート酸化膜、59 ポリシリコンゲート電極、63a、63b N+ソース・ドレイン領域、65a、65b P+ソース・ドレイン領域、66a~67b ソース・ドレイン電極、68 熱酸化膜、69 シリコン窒化膜。


【書類名】

図面


【図1】




【図2】




[図3]




【図4】




【図5】.




[図6].




[図7]




[図8]




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




[図19]




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】




【図29】




【図30】




【図31】



【図32】



【図33】



【書類名】

要約書

【要約】

【課題】 電界緩和の効果を保持しつつ、オン状態におけるオン抵抗の上昇が抑制される半導体装置を提供する。

【解決手段】 p型シリコン基板 1 上のN -型エピタキシャル層 2 の表面および その近傍にN +型拡散領域 6 a ~ 6 d および P型拡散領域 5 a 等が形成されている。N +型拡散領域 6 a、6 b と N -型エピタキシャル層 2 との間に位置する P型拡散領域 5 a 上にゲート絶縁膜を介在させてゲート電極部 8 a、8 b がそれぞれ形成されている。ソース電極 9 およびドレイン電極 1 0 がそれぞれ形成されている。フィールド分離膜 1 4 の下に、オン状態において電流が流れる方向と交差 する方向に沿って離散的に P型拡散領域 7 が形成されている。

【選択図】

図 1

## 出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社